Connect with us

Nachrichten

PCIe 6.0-Spezifikationsfortschritt jetzt im endgültigen Entwurf, Datenübertragungsgeschwindigkeiten von bis zu 128 GB/s

blank

Published

blank

PCI-SIG gab Anfang dieser Woche bekannt, dass die PCIe 6.0-Spezifikation die Final Draft-Phase erreicht hat – ein wichtiger und dringend benötigter Schritt, der die Vollendung der Gen 6 PCIe-Technologie zeigt. Alle aktuellen SoCs, die den Spezifikationen der Version 0.9 entsprechen, werden nun für die neuen 1.0-Versionen zugänglich sein. Die einzige Unsicherheit besteht darin, welche Anwendungen aktualisiert und auf die PCIe 6.0-Technologie vorbereitet werden müssen.

PCIe 6.0-Standard fast abgeschlossen, Bandbreite von bis zu 128 GB/s

PCIe 6.0 soll die Datenübertragungsraten auf 64 GT/s pro Pin erhöhen, was einer Steigerung gegenüber PCIe 5.0-Geschwindigkeiten von 32 GT/s entspricht. Die neue Technologie bleibt abwärtskompatibel mit jeder aktuell vorhandenen Hardware. PCIe wird nun über die x16-Schnittstelle zu Datenübertragungen von 128 Gb/s in alle Richtungen fähig sein.

Synopsys plant die Einführung der ersten vollständigen PCI Express 6.0 IP-Lösung im dritten Quartal 2021 und verdoppelt die Leistung der PCIe 5.0-Spezifikation

Es gibt fünf Hauptprüfpunkte, die PCI Express-Spezifikationen erfüllen müssen – Konzept, Erster Entwurf, Vollständiger Entwurf, Endgültiger Entwurf und schließlich Endgültig. Version 0.7 von PCIe Gen 6 war der Complete Draft, der vor weniger als einem Jahr erschien und es großen Unternehmen und großen Technologieentwicklern wie Synopsys ermöglichte, die „PCIe 6.0 Controller IP and PHY in Silicon“ zu verwenden. Die Final Draft-Version von PCIe 6.0 (Version 0.9) ermöglichte es den Mitgliedern der PCI-SIG, die neuen Standards nicht nur für Patente, sondern auch für geistiges Eigentum zu überprüfen. Von diesem Zeitpunkt an waren von PCI Express keine Änderungen mehr zulässig.

blank

Hersteller und Entwickler, die PCIe Gen 6 Version 1.0 verwenden, mussten spezielle Standards schaffen, um so hohe Datenübertragungsraten zu erreichen. Von den Unternehmen wurde erwartet, dass sie „die Pulsamplitudenmodulation mit vier Stufen (PAM-4) oder die Signalisierung übernehmen, die auch für High-End-Netzwerktechnologien wie InfiniBand sowie GDDR6X-Speicher verwendet wird“. PCIe 6.0 bietet Forward Error Correction (FEC) bei minimalen Latenzen, sodass es nicht nur hohe Datenraten ermöglicht, sondern auch extrem effizient bleibt.

blank

Die einzigen Hürden für Entwickler sind jetzt sowohl die Kosten als auch die Bedenken überwältigend. PAM-4 ist ein teures Unterfangen sowohl in Bezug auf die Größe des Chips als auch in Bezug auf die Leistung, was dazu führen wird, dass die Hersteller die Kosten senken können, um der neuesten PCIe 6.0-Technologie gerecht zu werden. Es ist unklar, wie schnell Verbraucher Entwicklungen mit dem PCIe Gen 6-System sehen werden, was insbesondere dazu führt, dass Entwickler eine erschwingliche Lösung finden.