Samsung führt im Jahr 2025 die Backside-Power-Supply-Technologie in seinen 2-nm-Prozess ein, wird die Chipfläche um 19 % reduzieren und die Effizienz wird sich verbessern

Samsung mag mit seinem 3-nm-GAA-Prozess keinen großen Erfolg haben, will aber mit seiner 2-nm-Technologie der nächsten Generation, die nächstes Jahr in die Massenproduktion gehen soll, Abhilfe schaffen. Um sich gegenüber seinem Foundry-Rivalen TSMC einen Vorteil zu verschaffen, heißt es in einem neuen Bericht, dass der koreanische Riese die Backside Power Supply (BSPDN)-Technologie einführt, die mehrere Vorteile bieten soll, die wir hier besprechen werden.

Die BSPDN-Technologie wurde angeblich mit zwei ARM-Kernen getestet, und Samsung gelang es, die Chipfläche beider in unterschiedlichem Maße zu reduzieren

Es wird ein hart umkämpftes Duell zwischen Samsung und TSMC, da beide darauf abzielen, die beste Version ihrer 2-nm-Knoten vorzustellen. Für Samsung heißt es in einem Bericht von Chosun, dass die Backside-Power-Supply-Technologie voraussichtlich bahnbrechend sein wird und dass die ersten Testergebnisse das Ziel des Unternehmens übertroffen haben. Was die konkreten Tests angeht, soll Samsung diese Technologie auf zwei unbenannte ARM-Kerne angewendet haben, wobei die Chipfläche um 10 Prozent und 19 Prozent reduziert wurde.

Mit der reduzierten Chipfläche kann Samsung effektiv mit der Massenproduktion von SoC-Designs beginnen, die eine kleinere Oberfläche bieten, und nicht nur das: Die früheren Tests haben dazu beigetragen, die Leistung und Energieeffizienz erheblich zu verbessern. Wie es in dem Bericht heißt, handelt es sich bei BSPDN um ein neues Verfahren, das noch kommerzialisiert werden muss. Es wird jedoch nicht erwähnt, ob dies auf Kostenbeschränkungen zurückzuführen ist oder ob nicht viel über die Erforschung dieser Technologie nachgedacht wurde.

In jedem Fall handelt es sich bei Backside Power Supply, wie der Name schon sagt, um Stromleitungen, die auf der Rückseite des Wafers platziert sind und den Schaltkreis vom Stromversorgungsraum trennen. Dies hilft, die Effizienz zu maximieren, und es besteht auch die Möglichkeit, die Halbleiterleistung zu verbessern. Derzeit werden die Stromleitungen oben auf den Wafern platziert, da dort der Stromkreis verläuft, was für den Hersteller eine Menge Komfort bietet. Da die Schaltkreise jedoch immer raffinierter werden und Samsung und TSMC beginnen, fortschrittliche Knoten wie 2 nm zu erforschen, wird es immer schwieriger, Schaltkreise und Stromleitungen auf einer Seite zu gravieren.

Letztendlich wird es mit der Verkleinerung dieser Schaltkreislücke zu Interferenzen kommen, was sowohl beim Design als auch bei der Massenproduktion zu größeren Schwierigkeiten führen wird. Samsung soll sich bereits den ersten 2-nm-Chipauftrag von einem japanischen Startup gesichert haben, es ist jedoch unklar, ob bei dieser Charge die BSPDN-Technologie zum Einsatz kam. Von TSMC, das mit Backside Power Supply experimentiert, gibt es keine Neuigkeiten. Auf dem Papier hat Samsung hier also einen Vorteil, aber die Zeit wird zeigen, wie erfolgreich dieser Ansatz ist.

Nachrichtenquelle: Chosun